(set-logic QF_LIA)
(set-option :model_validate true)
(set-option :model true)
(set-option :ackermannization.sat_backend true)
(set-option :smt.quasi_macros true)
(set-option :smt.arith.propagate_eqs true)
(set-option :sat.abce true)
(set-option :sat.scc.tr true)
(set-option :sat.acce true)
(set-option :sat.cut.npn3 true)
(set-option :sat.cce false)
(set-option :sat.cut.aig true)
(set-option :sat.elim_vars true)
(set-option :sat.asymm_branch.all false)
(set-option :sat.anf true)
(set-option :sat.branching.anti_exploration false)
(set-option :sat.bca false)
(set-option :sat.cut false)
(set-option :sat.bce true)
(set-option :sat.force_cleanup true)
(set-option :sat.threads 4)
(set-option :sat.branching.heuristic chb)
(set-option :rewriter.flat true)
(set-option :rewriter.blast_distinct false)
(set-option :rewriter.sort_sums true)
(set-option :rewriter.bv_sort_ac false)
(set-option :rewriter.cache_all true)
(set-option :model.inline_def true)
(set-option :model.partial true)
(set-option :model.completion false)
(set-option :model.compact true)
(set-option :model.v2 false)
(set-option :model.v1 false)
(set-option :nlsat.factor true)
(set-option :nlsat.inline_vars true)
(set-option :nlsat.minimize_conflicts false)
(set-option :nlsat.randomize false)
(set-option :nlsat.shuffle_vars false)
(set-option :nlsat.reorder false)
(set-option :smt.threads 6)
(set-option :smt.arith.solver 4)
(set-option :fp.spacer.use_inductive_generalizer true)
(set-option :fp.spacer.simplify_lemmas_pre true)
(set-option :fp.spacer.simplify_lemmas_post true)
(set-option :fp.spacer.reach_dnf true)
(set-option :fp.xform.inline_linear true)
(set-option :fp.spacer.propagate true)
(set-option :fp.spacer.elim_aux false)
(set-option :fp.xform.elim_term_ite false)
(set-option :fp.spacer.p3.share_lemmas true)
(set-option :fp.spacer.use_inc_clause true)
(set-option :fp.spacer.ground_pobs false)
(set-option :fp.xform.array_blast_full true)
(set-option :fp.xform.inline_linear_branch true)
(set-option :fp.spacer.p3.share_invariants true)
(set-option :fp.xform.bit_blast false)
(set-option :fp.spacer.gpdr false)
(set-option :fp.xform.tail_simplifier_pve true)
(set-option :fp.xform.scale true)
(set-option :fp.spacer.q3 true)
(set-option :fp.spacer.ctp true)
(set-option :fp.spacer.push_pob true)
(set-option :fp.xform.quantify_arrays true)
(set-option :fp.spacer.gpdr.bfs true)
(set-option :fp.spacer.eq_prop false)
(set-option :fp.spacer.validate_lemmas false)
(set-option :fp.datalog.subsumption true)
(set-option :fp.spacer.iuc 0)
(set-option :fp.datalog.default_table hashtable)
(set-option :fp.tab.selection weight)
(declare-const v0 Bool)
(declare-const v1 Bool)
(declare-const v2 Bool)
(declare-const v3 Bool)
(declare-const v4 Bool)
(declare-const v5 Bool)
(declare-const v6 Bool)
(declare-const v7 Bool)
(declare-const v8 Bool)
(declare-const v9 Bool)
(declare-const v10 Bool)
(declare-const v11 Bool)
(declare-const v12 Bool)
(declare-const v13 Bool)
(declare-const v14 Bool)
(declare-const v15 Bool)
(declare-const v16 Bool)
(declare-const v17 Bool)
(declare-const v18 Bool)
(declare-const i1 Int)
(declare-const i2 Int)
(declare-const v19 Bool)
(push 1)
(pop 1)
(declare-const v20 Bool)
(push 1)
(declare-const v21 Bool)
(declare-const v22 Bool)
(push 1)
(declare-const v23 Bool)
(declare-const v24 Bool)
(declare-const i3 Int)
(declare-const v25 Bool)
(declare-const i4 Int)
(declare-const v26 Bool)
(declare-const i5 Int)
(declare-const v27 Bool)
(declare-const v28 Bool)
(pop 1)
(declare-const v29 Bool)
(declare-const i6 Int)
(pop 1)
(push 1)
(pop 1)
(declare-const i7 Int)
(declare-const v30 Bool)
(declare-const v31 Bool)
(declare-const v32 Bool)
(declare-const v33 Bool)
(declare-const i8 Int)
(declare-const i9 Int)
(push 1)
(declare-const v34 Bool)
(push 1)
(pop 1)
(declare-const i10 Int)
(declare-const v35 Bool)
(declare-const v36 Bool)
(declare-const v37 Bool)
(declare-const v38 Bool)
(pop 1)
(declare-const v39 Bool)
(declare-const v40 Bool)
(declare-const v41 Bool)
(push 1)
(declare-const v42 Bool)
(pop 1)
(declare-const v43 Bool)
(declare-const v44 Bool)
(declare-const v45 Bool)
(declare-const v46 Bool)
(declare-const v47 Bool)
(declare-const v48 Bool)
(declare-const v49 Bool)
(declare-const v50 Bool)
(declare-const v51 Bool)
(push 1)
(push 1)
(push 1)
(declare-const v52 Bool)
(declare-const v53 Bool)
(push 1)
(declare-const v54 Bool)
(declare-const v55 Bool)
(declare-const v56 Bool)
(declare-const v57 Bool)
(declare-const v58 Bool)
(push 1)
(declare-const v59 Bool)
(declare-const v60 Bool)
(declare-const v61 Bool)
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_1))
(assert (! (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_2))
(assert (! (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_3))
(assert (! (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) :named IP_4))
(assert (! (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_5))
(assert (! (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) :named IP_6))
(assert (! (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_7))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_8))
(assert (! (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_9))
(assert (! (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_10))
(assert (! (or v56 (>= 48 (+ i8 48 747)) v56) :named IP_11))
(assert (! (or v11 v11 v11) :named IP_12))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_13))
(assert (! (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_14))
(assert (! (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) :named IP_15))
(assert (! (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_16))
(assert (! (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_17))
(assert (! (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_18))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_19))
(assert (! (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_20))
(assert (! (or v56 v11 v11) :named IP_21))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) v11) :named IP_22))
(assert (! (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56) :named IP_23))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_24))
(assert (! (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11) :named IP_25))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_26))
(assert (! (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_27))
(assert (! (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_28))
(assert (! (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_29))
(assert (! (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) :named IP_30))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_31))
(assert (! (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_32))
(assert (! (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_33))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_34))
(assert (! (=> (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_35))
(assert (! (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_36))
(assert (! (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) :named IP_37))
(assert (! (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) :named IP_38))
(assert (! (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56) :named IP_39))
(assert (! (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) :named IP_40))
(assert (! (and (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) :named IP_41))
(assert (! (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_42))
(assert (! (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_43))
(check-sat)
(get-consequences (IP_28 IP_25 IP_1 IP_12 IP_18 ) (IP_40 IP_22 IP_4 IP_1 IP_38 ))
(get-consequences (IP_36 IP_22 IP_29 IP_25 IP_3 ) (IP_10 IP_14 IP_31 IP_25 IP_37 ))
(get-consequences (IP_10 IP_19 IP_17 IP_33 IP_36 ) (IP_29 IP_5 IP_39 IP_7 IP_16 ))
(get-consequences (IP_36 IP_42 IP_24 IP_4 IP_21 ) (IP_43 IP_22 IP_26 IP_17 IP_37 ))
(get-consequences (IP_25 IP_42 IP_12 IP_37 IP_17 ) (IP_21 IP_18 IP_2 IP_1 IP_28 ))
(get-consequences (IP_31 IP_9 IP_23 IP_22 IP_7 ) (IP_36 IP_23 IP_31 IP_14 IP_27 ))
(assert (! (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) :named IP_44))
(assert (! (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_45))
(assert (! (or v56 v11 v11) :named IP_46))
(assert (! (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_47))
(assert (! (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) :named IP_48))
(assert (! (and (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11))) :named IP_49))
(assert (! (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_50))
(check-sat)
(get-consequences (IP_9 IP_17 IP_40 IP_22 IP_30 ) (IP_13 IP_25 IP_1 IP_22 IP_24 ))
(get-consequences (IP_33 IP_20 IP_43 IP_31 IP_9 ) (IP_10 IP_15 IP_46 IP_7 IP_49 ))
(get-consequences (IP_26 IP_9 IP_11 IP_20 IP_30 ) (IP_22 IP_42 IP_35 IP_30 IP_28 ))
(get-consequences (IP_1 IP_12 IP_7 IP_48 IP_28 ) (IP_36 IP_18 IP_45 IP_10 IP_41 ))
(get-consequences (IP_18 IP_11 IP_43 IP_9 IP_47 ) (IP_21 IP_8 IP_34 IP_42 IP_26 ))
(get-consequences (IP_40 IP_1 IP_6 IP_30 IP_3 ) (IP_24 IP_3 IP_27 IP_6 IP_38 ))
(assert (! (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) :named IP_51))
(assert (! (=> (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_52))
(assert (! (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) :named IP_53))
(check-sat)
(get-consequences (IP_48 IP_11 IP_40 IP_1 IP_46 ) (IP_23 IP_51 IP_31 IP_38 IP_45 ))
(get-consequences (IP_9 IP_42 IP_22 IP_47 IP_3 ) (IP_30 IP_5 IP_51 IP_17 IP_12 ))
(get-consequences (IP_2 IP_33 IP_35 IP_21 IP_15 ) (IP_38 IP_23 IP_1 IP_40 IP_28 ))
(get-consequences (IP_26 IP_42 IP_40 IP_32 IP_23 ) (IP_2 IP_24 IP_31 IP_13 IP_17 ))
(get-consequences (IP_42 IP_20 IP_7 IP_28 IP_17 ) (IP_25 IP_23 IP_18 IP_45 IP_10 ))
(get-consequences (IP_31 IP_27 IP_34 IP_38 IP_22 ) (IP_51 IP_13 IP_47 IP_38 IP_18 ))
(assert (! (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) :named IP_54))
(assert (! (=> (and (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_55))
(assert (! (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747)))) :named IP_56))
(assert (! (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) :named IP_57))
(assert (! (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) :named IP_58))
(assert (! (=> (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_59))
(assert (! (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) :named IP_60))
(assert (! (or v11 v11 v11) :named IP_61))
(assert (! (and (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 v11 v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_62))
(assert (! (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) :named IP_63))
(assert (! (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (and (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))))) :named IP_64))
(assert (! (or (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_65))
(assert (! (or v11 v11 v11) :named IP_66))
(assert (! (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_67))
(assert (! (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) :named IP_68))
(assert (! (and (and (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11)) :named IP_69))
(assert (! (and (or v56 v11 v11) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))))) :named IP_70))
(assert (! (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) :named IP_71))
(assert (! (and (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5)))) (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_72))
(check-sat)
(get-consequences (IP_9 IP_68 IP_57 IP_67 IP_21 ) (IP_47 IP_20 IP_16 IP_19 IP_54 ))
(get-consequences (IP_36 IP_35 IP_50 IP_47 IP_57 ) (IP_27 IP_16 IP_44 IP_57 IP_15 ))
(get-consequences (IP_14 IP_37 IP_71 IP_59 IP_27 ) (IP_66 IP_36 IP_14 IP_9 IP_58 ))
(get-consequences (IP_25 IP_22 IP_47 IP_7 IP_15 ) (IP_55 IP_12 IP_5 IP_66 IP_21 ))
(get-consequences (IP_51 IP_19 IP_15 IP_1 IP_68 ) (IP_69 IP_44 IP_36 IP_2 IP_46 ))
(get-consequences (IP_10 IP_19 IP_67 IP_20 IP_50 ) (IP_50 IP_1 IP_47 IP_5 IP_24 ))
(assert (! (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) :named IP_73))
(assert (! (or (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) :named IP_74))
(assert (! (=> (and (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 v11 v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_75))
(assert (! (or (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_76))
(assert (! (and (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 v11 v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_77))
(assert (! (or (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_78))
(assert (! (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56))) :named IP_79))
(assert (! (or (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_80))
(assert (! (or (or (or (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 (>= 48 (+ i8 48 747)) v56) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (and (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (=> (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 v11 v11)) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) :named IP_81))
(check-sat)
(get-consequences (IP_67 IP_46 IP_73 IP_13 IP_20 ) (IP_76 IP_12 IP_45 IP_30 IP_27 ))
(get-consequences (IP_64 IP_2 IP_60 IP_76 IP_28 ) (IP_32 IP_6 IP_57 IP_25 IP_73 ))
(get-consequences (IP_24 IP_57 IP_76 IP_58 IP_49 ) (IP_46 IP_28 IP_18 IP_33 IP_9 ))
(get-consequences (IP_64 IP_23 IP_13 IP_49 IP_26 ) (IP_55 IP_28 IP_32 IP_60 IP_43 ))
(get-consequences (IP_12 IP_52 IP_26 IP_16 IP_33 ) (IP_53 IP_37 IP_26 IP_29 IP_77 ))
(get-consequences (IP_55 IP_58 IP_25 IP_26 IP_33 ) (IP_20 IP_37 IP_60 IP_28 IP_39 ))
(assert (! (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_82))
(assert (! (=> (and (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) :named IP_83))
(assert (! (or (or v56 v11 v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) :named IP_84))
(assert (! (and (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (and (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 v11 v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) :named IP_85))
(assert (! (=> (or v11 v11 v11) (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) :named IP_86))
(assert (! (or (and (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5)))) (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_87))
(assert (! (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) :named IP_88))
(assert (! (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_89))
(assert (! (or (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) :named IP_90))
(assert (! (and (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (and (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (and (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 v11 v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) :named IP_91))
(assert (! (and (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11) (or v56 v11 v11) (or v11 v11 v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (or v56 v11 v11) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747)))))) :named IP_92))
(assert (! (and (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (and (or v56 v11 v11) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))))) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or v11 v11 v11) (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_93))
(assert (! (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11)) :named IP_94))
(assert (! (or (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))))) :named IP_95))
(assert (! (or (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_96))
(assert (! (and (or (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) (or (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) (or (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) :named IP_97))
(assert (! (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) :named IP_98))
(assert (! (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) :named IP_99))
(assert (! (and (and (or v56 v11 v11) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_100))
(assert (! (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) :named IP_101))
(assert (! (=> (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) :named IP_102))
(assert (! (or (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11) (and (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))))) :named IP_103))
(assert (! (and (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) :named IP_104))
(assert (! (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (and (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))))) (and (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))))) :named IP_105))
(assert (! (and (and (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (or (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (and (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (and (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (and (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 v11 v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11))) (or (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56)) (or v56 (>= 48 (+ i8 48 747)) v56) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11)) (or (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) :named IP_106))
(assert (! (=> (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11)) :named IP_107))
(assert (! (or (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (and (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)))) :named IP_108))
(assert (! (or v56 v11 v11) :named IP_109))
(assert (! (and (or (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_110))
(assert (! (and (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11) (or v56 v11 v11) (or v11 v11 v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (or v56 v11 v11) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747)))))) (and (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) :named IP_111))
(assert (! (=> (and (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) v11) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) :named IP_112))
(assert (! (or (and (or (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)))))) :named IP_113))
(assert (! (and (or (>= 48 (+ i8 48 747)) (>= 48 (+ i8 48 747)) v11) (or v56 v11 v11) (or v11 v11 v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (and (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))))) (and (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or v56 v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or v56 (>= 48 (+ i8 48 747)) v56) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v56 (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (and (or v56 v11 v11) (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (=> (or (=> v43 (= v12 (= 770 i2) v10 v5)) v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2)))) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11)) (or (=> (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747))) (or v56 (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or (>= 48 (+ i8 48 747)) v56 (>= 48 (+ i8 48 747)))))) :named IP_114))
(assert (! (=> (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5))) (=> (or v11 v11 v11) (=> (or (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)))) :named IP_115))
(assert (! (or (=> (and (and (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56) (or (=> v43 (= v12 (= 770 i2) v10 v5)) (>= 48 (+ i8 48 747)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v11 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11) (or (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or (or (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5)) (=> v43 (= v12 (= 770 i2) v10 v5))) (or v56 v11 v11))) (or v56 (xor v16 (not (or v14 v4 (or v17 v17) v2 (< (mod 48 770) i1) v1)) v1 v39 (=> (< (- (abs (mod 48 770)) (abs i2)) i8) (= 770 i2)) v20 (= 48 941) (< (- (abs (mod 48 770)) (abs i2)) i8) (distinct i8 (+ 770 i8 i9 i1)) v33 (= 941 (abs i2))) v11)) (or v11 (=> v43 (= v12 (= 770 i2) v10 v5)) v56)) :named IP_116))
(check-sat)
(get-consequences (IP_113 IP_100 IP_95 IP_60 IP_38 IP_114 IP_51 IP_87 ) (IP_40 IP_8 IP_55 IP_83 IP_24 IP_5 IP_35 IP_16 ))
(get-consequences (IP_115 IP_108 IP_73 IP_21 IP_15 IP_25 IP_78 IP_90 ) (IP_37 IP_78 IP_41 IP_3 IP_60 IP_23 IP_108 IP_13 ))
(get-consequences (IP_66 IP_7 IP_105 IP_35 IP_54 IP_53 IP_45 IP_88 ) (IP_58 IP_30 IP_41 IP_37 IP_90 IP_48 IP_102 IP_50 ))
(get-consequences (IP_103 IP_62 IP_45 IP_94 IP_41 IP_61 IP_106 IP_55 ) (IP_47 IP_86 IP_41 IP_71 IP_43 IP_98 IP_106 IP_108 ))
(get-consequences (IP_1 IP_105 IP_110 IP_2 IP_56 IP_43 IP_37 IP_26 ) (IP_115 IP_93 IP_27 IP_55 IP_13 IP_18 IP_7 IP_60 ))
(get-consequences (IP_23 IP_2 IP_69 IP_59 IP_50 IP_15 IP_26 IP_101 ) (IP_22 IP_92 IP_75 IP_24 IP_83 IP_51 IP_116 IP_21 ))
(get-consequences (IP_78 IP_80 IP_71 IP_43 IP_108 IP_46 IP_42 IP_56 ) (IP_91 IP_45 IP_37 IP_10 IP_15 IP_51 IP_116 IP_19 ))
(get-consequences (IP_85 IP_113 IP_79 IP_70 IP_78 IP_56 IP_33 IP_80 ) (IP_68 IP_38 IP_7 IP_69 IP_80 IP_41 IP_101 IP_22 ))
(get-consequences (IP_114 IP_115 IP_103 IP_90 IP_18 IP_83 IP_102 IP_40 ) (IP_108 IP_35 IP_60 IP_39 IP_72 IP_114 IP_94 IP_86 ))
(get-consequences (IP_94 IP_111 IP_6 IP_52 IP_98 IP_68 IP_102 IP_114 ) (IP_43 IP_10 IP_9 IP_111 IP_69 IP_39 IP_89 IP_22 ))
(get-consequences (IP_2 IP_36 IP_82 IP_22 IP_104 IP_102 IP_96 IP_43 ) (IP_27 IP_9 IP_56 IP_72 IP_61 IP_6 IP_87 IP_2 ))
(get-consequences (IP_75 IP_70 IP_4 IP_42 IP_99 IP_36 IP_89 IP_64 ) (IP_40 IP_43 IP_88 IP_19 IP_98 IP_24 IP_90 IP_94 ))
(get-consequences (IP_12 IP_39 IP_20 IP_71 IP_50 IP_27 IP_3 IP_107 ) (IP_13 IP_30 IP_105 IP_110 IP_108 IP_18 IP_16 IP_59 ))
(get-consequences (IP_109 IP_27 IP_86 IP_113 IP_82 IP_14 IP_57 IP_79 ) (IP_37 IP_19 IP_55 IP_89 IP_107 IP_45 IP_112 IP_104 ))
(get-consequences (IP_34 IP_112 IP_57 IP_41 IP_76 IP_68 IP_77 IP_16 ) (IP_104 IP_14 IP_106 IP_75 IP_3 IP_99 IP_71 IP_15 ))
(exit)