Projeto realizado para a disciplina de Arquitetura de Computadores, utilizando o software Intel Quartus Prime Lite Edition 18.1 e a linguagem VHDL. O projeto consiste na simulação de uma unidade central de processamento (CPU) de 16 bits.
Uma CPU Pipeline realiza até 4 instruções de cada vez, sendo que cada instrução leva 4 ciclos de processamento para ser concluída, cada ciclo pertencente a um estágio de uma instrução.
A CPU consiste de 10 diferentes instruções denotadas pela tabela abaixo:
| Instrução | Nome |
|---|---|
| MOV | Move |
| MOVI | Move imediato |
| ADD | Adição |
| ADDI | Adição imediata |
| SUB | Subtração |
| SUBI | Subtração imediata |
| AND | Operação lógica AND |
| ANDI | Operação lógica AND imediata |
| OR | Operação lógica OR |
| ORI | Operação lógica OR imediata |
O programa utilizado na simulação é denotado de 16 instruções manipulando os 8 registradores existentes.
Para mais informações acerca do projeto consulte o relatório, a tabela de estados ou o diagrama de estados.
Para executar o projeto realize os seguintes passos:
- Abra o arquivo .QPF localizado em quartus files dentro do software Intel Quartus Prime.
- Após isso selecione "Start Analysis & Elaboration".
- Tools -> Run Simulation Tool -> RTL Simulation
- Com o ModelSim aberto, no canto esquerdo do software, em libraries, selecione "work" e com o botão direito pressionado em "cpu" selecione "Simulate".
- Com as variáveis dentro do ambiente de simulação, adicione-as dentro da região de ondas com Ctrl + W e defina os intervalos de clock de cada variável, consulte o relatório ou as imagens de teste para definir os intervalos.
- Após a configuração dos intervalos de cada variável, execute a simulação em "Run -All"