An enthusiastic, self-driven design engineer
- Ankara
-
21:38
- 12h behind - in/hasandurna
Popular repositories Loading
-
8-bit-processor
8-bit-processor PublicThe main source I used for this design is the following book; Introduction to Logic Circuits & Logic Design with VHDL by Brock J. LaMeresor
VHDL 5
-
IP-Catalog-FIFO
IP-Catalog-FIFO PublicXilinx Vivado IP Catalog içinden önceden tasarlanmış (hazır) FIFO bloğunu gerekli özelleştirmeleri yapıp tasarıma ekledim ve bir test bench ile doğruluğunu teyit ettim.
VHDL
-
-
spi_slave
spi_slave PublicSPI haberleşme protokolünün Slave kısmının VHDL dilinde kodlanmış hali
VHDL
Something went wrong, please refresh the page to try again.
If the problem persists, check the GitHub status page or contact support.
If the problem persists, check the GitHub status page or contact support.