From e6568868a1ca2da75d3bcec79b0ef3ece803d74f Mon Sep 17 00:00:00 2001 From: Polly Hsu Date: Fri, 30 Jun 2017 16:15:32 +0800 Subject: [PATCH 1/4] [device/accton]: Update Accton-AS7712-32X * Add Broadcom LED microprocessor / pre-emphasis initialization Signed-off-by: polly_hsu@accton.com --- .../led_proc_init.soc | 41 + .../preemphasis_init.soc | 802 ++++++++++++++++++ platform/broadcom/docker-syncd-brcm/start.sh | 20 +- 3 files changed, 856 insertions(+), 7 deletions(-) create mode 100755 device/accton/x86_64-accton_as7712_32x-r0/led_proc_init.soc create mode 100755 device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc diff --git a/device/accton/x86_64-accton_as7712_32x-r0/led_proc_init.soc b/device/accton/x86_64-accton_as7712_32x-r0/led_proc_init.soc new file mode 100755 index 000000000000..719cb777719f --- /dev/null +++ b/device/accton/x86_64-accton_as7712_32x-r0/led_proc_init.soc @@ -0,0 +1,41 @@ +m CMIC_LEDUP0_PORT_ORDER_REMAP_0_3 REMAP_PORT_0=31 REMAP_PORT_1=30 REMAP_PORT_2=29 REMAP_PORT_3=28 +m CMIC_LEDUP0_PORT_ORDER_REMAP_4_7 REMAP_PORT_4=27 REMAP_PORT_5=26 REMAP_PORT_6=25 REMAP_PORT_7=24 +m CMIC_LEDUP0_PORT_ORDER_REMAP_8_11 REMAP_PORT_8=23 REMAP_PORT_9=22 REMAP_PORT_10=21 REMAP_PORT_11=20 +m CMIC_LEDUP0_PORT_ORDER_REMAP_12_15 REMAP_PORT_12=19 REMAP_PORT_13=18 REMAP_PORT_14=17 REMAP_PORT_15=16 +m CMIC_LEDUP0_PORT_ORDER_REMAP_16_19 REMAP_PORT_16=63 REMAP_PORT_17=62 REMAP_PORT_18=61 REMAP_PORT_19=60 +m CMIC_LEDUP0_PORT_ORDER_REMAP_20_23 REMAP_PORT_20=59 REMAP_PORT_21=58 REMAP_PORT_22=57 REMAP_PORT_23=56 +m CMIC_LEDUP0_PORT_ORDER_REMAP_24_27 REMAP_PORT_24=55 REMAP_PORT_25=54 REMAP_PORT_26=53 REMAP_PORT_27=52 +m CMIC_LEDUP0_PORT_ORDER_REMAP_28_31 REMAP_PORT_28=51 REMAP_PORT_29=50 REMAP_PORT_30=49 REMAP_PORT_31=48 +m CMIC_LEDUP0_PORT_ORDER_REMAP_32_35 REMAP_PORT_32=47 REMAP_PORT_33=46 REMAP_PORT_34=45 REMAP_PORT_35=44 +m CMIC_LEDUP0_PORT_ORDER_REMAP_36_39 REMAP_PORT_36=43 REMAP_PORT_37=42 REMAP_PORT_38=41 REMAP_PORT_39=40 +m CMIC_LEDUP0_PORT_ORDER_REMAP_40_43 REMAP_PORT_40=39 REMAP_PORT_41=38 REMAP_PORT_42=37 REMAP_PORT_43=36 +m CMIC_LEDUP0_PORT_ORDER_REMAP_44_47 REMAP_PORT_44=35 REMAP_PORT_45=34 REMAP_PORT_46=33 REMAP_PORT_47=32 +m CMIC_LEDUP0_PORT_ORDER_REMAP_48_51 REMAP_PORT_48=15 REMAP_PORT_49=14 REMAP_PORT_50=13 REMAP_PORT_51=12 +m CMIC_LEDUP0_PORT_ORDER_REMAP_52_55 REMAP_PORT_52=11 REMAP_PORT_53=10 REMAP_PORT_54=9 REMAP_PORT_55=8 +m CMIC_LEDUP0_PORT_ORDER_REMAP_56_59 REMAP_PORT_56=7 REMAP_PORT_57=6 REMAP_PORT_58=5 REMAP_PORT_59=4 +m CMIC_LEDUP0_PORT_ORDER_REMAP_60_63 REMAP_PORT_60=3 REMAP_PORT_61=2 REMAP_PORT_62=1 REMAP_PORT_63=0 + +m CMIC_LEDUP1_PORT_ORDER_REMAP_0_3 REMAP_PORT_0=35 REMAP_PORT_1=34 REMAP_PORT_2=33 REMAP_PORT_3=32 +m CMIC_LEDUP1_PORT_ORDER_REMAP_4_7 REMAP_PORT_4=39 REMAP_PORT_5=38 REMAP_PORT_6=37 REMAP_PORT_7=36 +m CMIC_LEDUP1_PORT_ORDER_REMAP_8_11 REMAP_PORT_8=43 REMAP_PORT_9=42 REMAP_PORT_10=41 REMAP_PORT_11=40 +m CMIC_LEDUP1_PORT_ORDER_REMAP_12_15 REMAP_PORT_12=47 REMAP_PORT_13=46 REMAP_PORT_14=45 REMAP_PORT_15=44 +m CMIC_LEDUP1_PORT_ORDER_REMAP_16_19 REMAP_PORT_16=3 REMAP_PORT_17=2 REMAP_PORT_18=1 REMAP_PORT_19=0 +m CMIC_LEDUP1_PORT_ORDER_REMAP_20_23 REMAP_PORT_20=7 REMAP_PORT_21=6 REMAP_PORT_22=5 REMAP_PORT_23=4 +m CMIC_LEDUP1_PORT_ORDER_REMAP_24_27 REMAP_PORT_24=11 REMAP_PORT_25=10 REMAP_PORT_26=9 REMAP_PORT_27=8 +m CMIC_LEDUP1_PORT_ORDER_REMAP_28_31 REMAP_PORT_28=15 REMAP_PORT_29=14 REMAP_PORT_30=13 REMAP_PORT_31=12 +m CMIC_LEDUP1_PORT_ORDER_REMAP_32_35 REMAP_PORT_32=19 REMAP_PORT_33=18 REMAP_PORT_34=17 REMAP_PORT_35=16 +m CMIC_LEDUP1_PORT_ORDER_REMAP_36_39 REMAP_PORT_36=23 REMAP_PORT_37=22 REMAP_PORT_38=21 REMAP_PORT_39=20 +m CMIC_LEDUP1_PORT_ORDER_REMAP_40_43 REMAP_PORT_40=27 REMAP_PORT_41=26 REMAP_PORT_42=25 REMAP_PORT_43=24 +m CMIC_LEDUP1_PORT_ORDER_REMAP_44_47 REMAP_PORT_44=31 REMAP_PORT_45=30 REMAP_PORT_46=29 REMAP_PORT_47=28 +m CMIC_LEDUP1_PORT_ORDER_REMAP_48_51 REMAP_PORT_48=51 REMAP_PORT_49=50 REMAP_PORT_50=49 REMAP_PORT_51=48 +m CMIC_LEDUP1_PORT_ORDER_REMAP_52_55 REMAP_PORT_52=55 REMAP_PORT_53=54 REMAP_PORT_54=53 REMAP_PORT_55=52 +m CMIC_LEDUP1_PORT_ORDER_REMAP_56_59 REMAP_PORT_56=59 REMAP_PORT_57=58 REMAP_PORT_58=57 REMAP_PORT_59=56 +m CMIC_LEDUP1_PORT_ORDER_REMAP_60_63 REMAP_PORT_60=63 REMAP_PORT_61=62 REMAP_PORT_62=61 REMAP_PORT_63=60 + +led 0 prog 02 FD 42 80 02 FF 42 00 02 FE 42 00 02 FA 42 E0 02 FB 42 40 06 F9 D2 00 74 1E 02 F9 42 03 67 AC 67 C3 67 52 86 FE 67 C3 67 52 86 FE 67 C3 67 52 86 FE 67 C3 67 52 86 FE 06 FB D6 FE 74 1E 86 FC 3E FA 06 FE 88 4A 03 71 4C 67 84 57 67 84 57 67 98 57 06 FE 88 80 4A 00 27 97 75 4F 90 4A 00 27 4A 01 27 B7 97 71 69 77 42 06 F9 D6 FC 74 7C 02 F9 4A 07 37 4E 07 02 FC 42 00 4E 07 06 F9 0A 07 71 4F 77 42 16 FF 06 FD 17 4D DA 07 74 95 12 FF 52 00 86 FD 57 86 FF 57 16 FF 06 FD 07 4D DA 07 74 A9 12 FF 52 00 86 FD 57 86 FF 57 06 FE C2 FC 98 98 12 F4 50 C2 FC 98 98 F2 F0 14 06 F4 C2 03 88 77 D1 06 FE C2 FC 98 98 F2 E0 14 06 FE C2 03 88 18 71 E2 80 18 71 DD 67 98 67 98 57 67 84 67 98 57 80 18 71 EB 67 98 67 84 57 67 84 67 84 57 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 +led 0 start + +led 1 prog 02 FD 42 80 02 FF 42 00 02 FE 42 00 02 FA 42 E0 02 FB 42 40 06 F9 D2 00 74 1E 02 F9 42 03 67 AC 67 C3 67 52 86 FE 67 C3 67 52 86 FE 67 C3 67 52 86 FE 67 C3 67 52 86 FE 06 FB D6 FE 74 1E 86 FC 3E FA 06 FE 88 4A 03 71 4C 67 84 57 67 84 57 67 98 57 06 FE 88 80 4A 00 27 97 75 4F 90 4A 00 27 4A 01 27 B7 97 71 69 77 42 06 F9 D6 FC 74 7C 02 F9 4A 07 37 4E 07 02 FC 42 00 4E 07 06 F9 0A 07 71 4F 77 42 16 FF 06 FD 17 4D DA 07 74 95 12 FF 52 00 86 FD 57 86 FF 57 16 FF 06 FD 07 4D DA 07 74 A9 12 FF 52 00 86 FD 57 86 FF 57 06 FE C2 FC 98 98 12 F4 50 C2 FC 98 98 F2 F0 14 06 F4 C2 03 88 77 D1 06 FE C2 FC 98 98 F2 E0 14 06 FE C2 03 88 18 71 E2 80 18 71 DD 67 98 67 98 57 67 84 67 98 57 80 18 71 EB 67 98 67 84 57 67 84 67 84 57 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 +led 1 start + +led auto on \ No newline at end of file diff --git a/device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc b/device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc new file mode 100755 index 000000000000..70b497994871 --- /dev/null +++ b/device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc @@ -0,0 +1,802 @@ +echo "loading preemphasis..." +phy 29 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 29 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 +phy 29 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 +phy 29 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 29 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 29 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 29 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 29 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 +phy 29 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 29 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 29 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 29 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 +phy 29 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 +phy 29 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 29 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 29 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 29 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 29 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 29 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 29 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 30 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 +phy 30 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 +phy 30 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=36 +phy 30 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 30 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 30 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 +phy 30 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 30 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=36 +phy 30 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 30 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 30 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 +phy 30 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 +phy 30 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=36 +phy 30 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 30 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 30 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=4 +phy 30 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 30 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=36 +phy 30 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 30 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 31 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 +phy 31 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=69 +phy 31 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=35 +phy 31 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 31 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 31 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 +phy 31 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 31 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=35 +phy 31 TXFIR_CTL1r.1 TXFIR_POST2=5 +phy 31 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 31 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 31 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 +phy 31 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 +phy 31 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 31 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 31 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 31 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 31 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 31 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 31 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 32 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 +phy 32 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 +phy 32 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=36 +phy 32 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 32 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 32 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 +phy 32 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 32 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=36 +phy 32 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 32 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 32 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 +phy 32 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=69 +phy 32 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=35 +phy 32 TXFIR_CTL1r.2 TXFIR_POST2=6 +phy 32 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 32 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 32 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=69 +phy 32 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=38 +phy 32 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 32 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 21 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 +phy 21 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=71 +phy 21 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=35 +phy 21 TXFIR_CTL1r.0 TXFIR_POST2=5 +phy 21 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 21 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 +phy 21 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=71 +phy 21 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=35 +phy 21 TXFIR_CTL1r.1 TXFIR_POST2=5 +phy 21 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 21 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 +phy 21 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=71 +phy 21 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=35 +phy 21 TXFIR_CTL1r.2 TXFIR_POST2=5 +phy 21 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 21 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 21 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=71 +phy 21 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=35 +phy 21 TXFIR_CTL1r.3 TXFIR_POST2=5 +phy 21 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 22 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 +phy 22 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=72 +phy 22 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 +phy 22 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 22 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 22 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 +phy 22 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 22 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 +phy 22 TXFIR_CTL1r.1 TXFIR_POST2=6 +phy 22 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 22 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 +phy 22 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=72 +phy 22 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 +phy 22 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 22 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 22 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 +phy 22 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=72 +phy 22 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 22 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 22 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 23 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 +phy 23 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=72 +phy 23 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=35 +phy 23 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 23 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 23 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 +phy 23 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=71 +phy 23 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=36 +phy 23 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 23 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 23 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 +phy 23 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=72 +phy 23 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=35 +phy 23 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 23 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 23 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 23 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 23 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=35 +phy 23 TXFIR_CTL1r.3 TXFIR_POST2=6 +phy 23 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 24 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 24 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 +phy 24 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 24 TXFIR_CTL1r.0 TXFIR_POST2=6 +phy 24 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 24 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 24 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 24 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 24 TXFIR_CTL1r.1 TXFIR_POST2=6 +phy 24 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 24 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 24 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 +phy 24 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 24 TXFIR_CTL1r.2 TXFIR_POST2=6 +phy 24 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 24 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 +phy 24 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 24 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 24 TXFIR_CTL1r.3 TXFIR_POST2=6 +phy 24 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 9 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 +phy 9 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 9 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=40 +phy 9 TXFIR_CTL1r.0 TXFIR_POST2=1 +phy 9 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 9 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 +phy 9 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 9 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=40 +phy 9 TXFIR_CTL1r.1 TXFIR_POST2=1 +phy 9 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 9 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 +phy 9 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 9 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=40 +phy 9 TXFIR_CTL1r.2 TXFIR_POST2=1 +phy 9 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 9 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 9 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 9 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=40 +phy 9 TXFIR_CTL1r.3 TXFIR_POST2=1 +phy 9 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 10 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 +phy 10 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 10 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 10 TXFIR_CTL1r.0 TXFIR_POST2=6 +phy 10 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 10 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 +phy 10 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 10 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 10 TXFIR_CTL1r.1 TXFIR_POST2=6 +phy 10 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 10 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 10 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 +phy 10 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 +phy 10 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 10 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 10 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 10 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 10 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 10 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 10 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 11 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 +phy 11 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 11 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=40 +phy 11 TXFIR_CTL1r.0 TXFIR_POST2=1 +phy 11 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 11 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 +phy 11 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=69 +phy 11 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=41 +phy 11 TXFIR_CTL1r.1 TXFIR_POST2=1 +phy 11 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 11 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 +phy 11 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 11 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=40 +phy 11 TXFIR_CTL1r.2 TXFIR_POST2=1 +phy 11 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 11 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 11 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 11 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=40 +phy 11 TXFIR_CTL1r.3 TXFIR_POST2=1 +phy 11 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 12 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 +phy 12 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=72 +phy 12 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 12 TXFIR_CTL1r.0 TXFIR_POST2=6 +phy 12 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 12 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 +phy 12 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=72 +phy 12 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 12 TXFIR_CTL1r.1 TXFIR_POST2=6 +phy 12 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 12 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 +phy 12 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=72 +phy 12 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 12 TXFIR_CTL1r.2 TXFIR_POST2=6 +phy 12 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 12 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 +phy 12 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=72 +phy 12 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 +phy 12 TXFIR_CTL1r.3 TXFIR_POST2=6 +phy 12 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 1 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 +phy 1 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=66 +phy 1 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=38 +phy 1 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 1 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 1 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 +phy 1 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=66 +phy 1 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=38 +phy 1 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 1 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 1 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 +phy 1 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=66 +phy 1 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=38 +phy 1 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 1 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 1 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=4 +phy 1 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=66 +phy 1 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=38 +phy 1 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 1 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 2 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 2 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 +phy 2 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 +phy 2 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 2 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 2 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 2 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 2 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 +phy 2 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 2 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 2 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 +phy 2 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=66 +phy 2 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=38 +phy 2 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 2 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 2 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 2 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=66 +phy 2 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=36 +phy 2 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 2 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 3 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 3 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 3 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 3 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 3 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 3 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 +phy 3 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=66 +phy 3 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=38 +phy 3 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 3 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 3 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 3 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 3 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 3 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 3 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 3 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 3 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 3 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 3 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 3 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 4 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 4 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 4 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 4 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 4 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 4 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 4 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 4 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 +phy 4 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 4 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 4 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 4 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 +phy 4 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 +phy 4 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 4 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 4 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 4 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=66 +phy 4 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=36 +phy 4 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 4 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 5 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 5 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 5 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 5 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 5 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 5 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 5 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 5 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 5 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 5 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 5 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 5 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 5 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 5 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 5 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 5 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 5 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 5 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 +phy 5 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 5 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 6 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 6 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 6 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 6 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 6 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 6 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 6 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 6 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 6 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 6 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 6 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 6 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 6 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 6 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 6 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 6 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 6 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 6 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 6 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 6 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 7 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 7 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 7 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 7 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 7 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 7 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 7 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 7 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 7 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 7 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 7 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 7 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 7 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 7 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 7 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 7 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 7 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 7 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 +phy 7 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 7 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 8 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 8 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 8 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 8 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 8 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 8 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 8 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 8 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 8 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 8 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 8 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 8 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 8 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 8 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 8 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 8 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 8 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 8 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 +phy 8 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 8 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 13 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 +phy 13 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=79 +phy 13 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 +phy 13 TXFIR_CTL1r.0 TXFIR_POST2=2 +phy 13 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 13 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 +phy 13 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=77 +phy 13 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 +phy 13 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 13 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 13 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 +phy 13 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=79 +phy 13 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 +phy 13 TXFIR_CTL1r.2 TXFIR_POST2=2 +phy 13 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 13 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 13 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=79 +phy 13 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 +phy 13 TXFIR_CTL1r.3 TXFIR_POST2=2 +phy 13 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 14 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=3 +phy 14 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=74 +phy 14 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=31 +phy 14 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 14 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 14 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=3 +phy 14 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=74 +phy 14 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=31 +phy 14 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 14 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 14 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=3 +phy 14 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=74 +phy 14 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=31 +phy 14 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 14 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 14 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=3 +phy 14 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=74 +phy 14 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=31 +phy 14 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 14 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 15 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 +phy 15 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=79 +phy 15 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 +phy 15 TXFIR_CTL1r.0 TXFIR_POST2=2 +phy 15 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 15 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 +phy 15 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=79 +phy 15 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 +phy 15 TXFIR_CTL1r.1 TXFIR_POST2=2 +phy 15 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 15 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 +phy 15 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=79 +phy 15 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 +phy 15 TXFIR_CTL1r.2 TXFIR_POST2=2 +phy 15 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 15 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 15 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=79 +phy 15 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 +phy 15 TXFIR_CTL1r.3 TXFIR_POST2=2 +phy 15 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 16 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 +phy 16 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=78 +phy 16 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 +phy 16 TXFIR_CTL1r.0 TXFIR_POST2=2 +phy 16 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 16 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 +phy 16 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=78 +phy 16 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 +phy 16 TXFIR_CTL1r.1 TXFIR_POST2=2 +phy 16 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 16 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 +phy 16 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=78 +phy 16 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 +phy 16 TXFIR_CTL1r.2 TXFIR_POST2=2 +phy 16 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 16 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 +phy 16 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=78 +phy 16 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 +phy 16 TXFIR_CTL1r.3 TXFIR_POST2=2 +phy 16 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 17 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 +phy 17 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=79 +phy 17 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 +phy 17 TXFIR_CTL1r.0 TXFIR_POST2=2 +phy 17 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 17 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 +phy 17 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=79 +phy 17 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 +phy 17 TXFIR_CTL1r.1 TXFIR_POST2=2 +phy 17 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 17 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 +phy 17 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=79 +phy 17 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 +phy 17 TXFIR_CTL1r.2 TXFIR_POST2=2 +phy 17 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 17 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 +phy 17 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=79 +phy 17 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 +phy 17 TXFIR_CTL1r.3 TXFIR_POST2=2 +phy 17 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 18 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 +phy 18 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=78 +phy 18 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 +phy 18 TXFIR_CTL1r.0 TXFIR_POST2=2 +phy 18 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 18 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 +phy 18 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=78 +phy 18 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 +phy 18 TXFIR_CTL1r.1 TXFIR_POST2=2 +phy 18 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 18 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 +phy 18 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=78 +phy 18 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 +phy 18 TXFIR_CTL1r.2 TXFIR_POST2=2 +phy 18 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 18 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 +phy 18 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=78 +phy 18 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 +phy 18 TXFIR_CTL1r.3 TXFIR_POST2=2 +phy 18 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 19 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 +phy 19 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=77 +phy 19 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=28 +phy 19 TXFIR_CTL1r.0 TXFIR_POST2=5 +phy 19 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 19 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 +phy 19 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=80 +phy 19 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=25 +phy 19 TXFIR_CTL1r.1 TXFIR_POST2=5 +phy 19 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 19 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 +phy 19 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=80 +phy 19 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=25 +phy 19 TXFIR_CTL1r.2 TXFIR_POST2=5 +phy 19 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 19 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 +phy 19 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=80 +phy 19 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=25 +phy 19 TXFIR_CTL1r.3 TXFIR_POST2=5 +phy 19 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 20 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 +phy 20 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=78 +phy 20 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 +phy 20 TXFIR_CTL1r.0 TXFIR_POST2=2 +phy 20 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 20 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 +phy 20 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=78 +phy 20 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 +phy 20 TXFIR_CTL1r.1 TXFIR_POST2=2 +phy 20 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 20 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 +phy 20 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=78 +phy 20 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 +phy 20 TXFIR_CTL1r.2 TXFIR_POST2=2 +phy 20 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 20 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 +phy 20 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=78 +phy 20 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 +phy 20 TXFIR_CTL1r.3 TXFIR_POST2=2 +phy 20 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 25 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 25 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 25 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 25 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 25 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 25 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 +phy 25 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=80 +phy 25 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=35 +phy 25 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 25 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 25 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 25 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 25 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 25 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 25 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 25 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 25 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 25 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 +phy 25 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 25 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 26 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 26 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 26 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 26 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 26 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 26 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 26 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 26 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 26 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 26 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 26 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 26 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 26 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 26 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 26 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 26 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 26 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 +phy 26 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 +phy 26 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 26 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 27 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 27 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 +phy 27 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 +phy 27 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 27 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 27 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 27 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 +phy 27 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 +phy 27 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 27 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 27 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 27 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 +phy 27 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 +phy 27 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 27 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 27 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 27 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 27 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 27 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 27 TXFIR_CTL2r.3 TXFIR_POST3=0 + + +phy 28 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 +phy 28 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 +phy 28 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 +phy 28 TXFIR_CTL1r.0 TXFIR_POST2=4 +phy 28 TXFIR_CTL2r.0 TXFIR_POST3=0 + +phy 28 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 +phy 28 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 +phy 28 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 +phy 28 TXFIR_CTL1r.1 TXFIR_POST2=4 +phy 28 TXFIR_CTL2r.1 TXFIR_POST3=0 + +phy 28 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 +phy 28 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 +phy 28 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 +phy 28 TXFIR_CTL1r.2 TXFIR_POST2=4 +phy 28 TXFIR_CTL2r.2 TXFIR_POST3=0 + +phy 28 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 +phy 28 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 +phy 28 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 +phy 28 TXFIR_CTL1r.3 TXFIR_POST2=4 +phy 28 TXFIR_CTL2r.3 TXFIR_POST3=0 + + + diff --git a/platform/broadcom/docker-syncd-brcm/start.sh b/platform/broadcom/docker-syncd-brcm/start.sh index 742cf8223132..81c67c8df686 100755 --- a/platform/broadcom/docker-syncd-brcm/start.sh +++ b/platform/broadcom/docker-syncd-brcm/start.sh @@ -8,16 +8,22 @@ supervisorctl start rsyslogd supervisorctl start syncd +while true; do + if [ -e /var/run/sswsyncd/sswsyncd.socket ]; then + break + fi + sleep 1 +done + # If this platform has an initialization file for the Broadcom LED microprocessor, load it if [ -r ${PLATFORM_DIR}/led_proc_init.soc ]; then # Wait until syncd has created the socket for bcmcmd to connect to - while true; do - if [ -e /var/run/sswsyncd/sswsyncd.socket ]; then - break - fi - sleep 1 - done - /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/led_proc_init.soc" fi +# If this platform has an initialization file for pre-emphasis, load it +if [ -r ${PLATFORM_DIR}/preemphasis_init.soc ]; then + # Wait until syncd has created the socket for bcmcmd to connect to + /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/preemphasis_init.soc" +fi + From bbd0b4d20629050b2606ee2c165dbfa9f811366c Mon Sep 17 00:00:00 2001 From: Polly Hsu Date: Tue, 4 Jul 2017 11:04:28 +0800 Subject: [PATCH 2/4] Update start.sh --- platform/broadcom/docker-syncd-brcm/start.sh | 3 +-- 1 file changed, 1 insertion(+), 2 deletions(-) diff --git a/platform/broadcom/docker-syncd-brcm/start.sh b/platform/broadcom/docker-syncd-brcm/start.sh index 81c67c8df686..ae66fa5499dc 100755 --- a/platform/broadcom/docker-syncd-brcm/start.sh +++ b/platform/broadcom/docker-syncd-brcm/start.sh @@ -8,6 +8,7 @@ supervisorctl start rsyslogd supervisorctl start syncd +# Wait until syncd has created the socket for bcmcmd to connect to while true; do if [ -e /var/run/sswsyncd/sswsyncd.socket ]; then break @@ -17,13 +18,11 @@ done # If this platform has an initialization file for the Broadcom LED microprocessor, load it if [ -r ${PLATFORM_DIR}/led_proc_init.soc ]; then - # Wait until syncd has created the socket for bcmcmd to connect to /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/led_proc_init.soc" fi # If this platform has an initialization file for pre-emphasis, load it if [ -r ${PLATFORM_DIR}/preemphasis_init.soc ]; then - # Wait until syncd has created the socket for bcmcmd to connect to /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/preemphasis_init.soc" fi From d527836993217843105befbacf7c4ad623e83526 Mon Sep 17 00:00:00 2001 From: Polly Hsu Date: Tue, 4 Jul 2017 12:42:24 +0800 Subject: [PATCH 3/4] Update start.sh --- platform/broadcom/docker-syncd-brcm/start.sh | 19 +++++++++++-------- 1 file changed, 11 insertions(+), 8 deletions(-) diff --git a/platform/broadcom/docker-syncd-brcm/start.sh b/platform/broadcom/docker-syncd-brcm/start.sh index ae66fa5499dc..828cd3b44bb1 100755 --- a/platform/broadcom/docker-syncd-brcm/start.sh +++ b/platform/broadcom/docker-syncd-brcm/start.sh @@ -8,21 +8,24 @@ supervisorctl start rsyslogd supervisorctl start syncd -# Wait until syncd has created the socket for bcmcmd to connect to -while true; do - if [ -e /var/run/sswsyncd/sswsyncd.socket ]; then - break - fi - sleep 1 -done +# Function: wait until syncd has created the socket for bcmcmd to connect to +wait_syncd() { + while true; do + if [ -e /var/run/sswsyncd/sswsyncd.socket ]; then + break + fi + sleep 1 + done +} # If this platform has an initialization file for the Broadcom LED microprocessor, load it if [ -r ${PLATFORM_DIR}/led_proc_init.soc ]; then + wait_syncd /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/led_proc_init.soc" fi # If this platform has an initialization file for pre-emphasis, load it if [ -r ${PLATFORM_DIR}/preemphasis_init.soc ]; then + wait_syncd /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/preemphasis_init.soc" fi - From b424c1324eb94f58b611bacea7609f945f6406f3 Mon Sep 17 00:00:00 2001 From: Polly Hsu Date: Fri, 14 Jul 2017 12:18:44 +0800 Subject: [PATCH 4/4] [device/accton]: Update Accton-AS7712-32X * Add Broadcom LED microprocessor (Remove pre-emphasis initialization) Signed-off-by: polly_hsu@accton.com --- .../preemphasis_init.soc | 802 ------------------ platform/broadcom/docker-syncd-brcm/start.sh | 6 - 2 files changed, 808 deletions(-) delete mode 100755 device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc diff --git a/device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc b/device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc deleted file mode 100755 index 70b497994871..000000000000 --- a/device/accton/x86_64-accton_as7712_32x-r0/preemphasis_init.soc +++ /dev/null @@ -1,802 +0,0 @@ -echo "loading preemphasis..." -phy 29 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 29 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 -phy 29 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 -phy 29 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 29 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 29 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 29 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 29 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 -phy 29 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 29 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 29 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 29 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 -phy 29 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 -phy 29 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 29 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 29 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 29 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 29 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 29 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 29 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 30 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 -phy 30 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 -phy 30 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=36 -phy 30 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 30 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 30 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 -phy 30 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 30 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=36 -phy 30 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 30 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 30 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 -phy 30 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 -phy 30 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=36 -phy 30 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 30 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 30 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=4 -phy 30 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 30 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=36 -phy 30 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 30 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 31 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 -phy 31 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=69 -phy 31 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=35 -phy 31 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 31 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 31 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 -phy 31 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 31 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=35 -phy 31 TXFIR_CTL1r.1 TXFIR_POST2=5 -phy 31 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 31 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 31 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 -phy 31 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 -phy 31 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 31 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 31 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 31 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 31 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 31 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 31 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 32 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 -phy 32 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 -phy 32 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=36 -phy 32 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 32 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 32 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 -phy 32 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 32 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=36 -phy 32 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 32 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 32 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 -phy 32 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=69 -phy 32 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=35 -phy 32 TXFIR_CTL1r.2 TXFIR_POST2=6 -phy 32 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 32 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 32 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=69 -phy 32 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=38 -phy 32 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 32 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 21 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 -phy 21 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=71 -phy 21 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=35 -phy 21 TXFIR_CTL1r.0 TXFIR_POST2=5 -phy 21 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 21 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 -phy 21 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=71 -phy 21 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=35 -phy 21 TXFIR_CTL1r.1 TXFIR_POST2=5 -phy 21 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 21 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 -phy 21 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=71 -phy 21 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=35 -phy 21 TXFIR_CTL1r.2 TXFIR_POST2=5 -phy 21 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 21 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 21 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=71 -phy 21 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=35 -phy 21 TXFIR_CTL1r.3 TXFIR_POST2=5 -phy 21 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 22 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 -phy 22 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=72 -phy 22 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 -phy 22 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 22 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 22 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 -phy 22 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 22 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 -phy 22 TXFIR_CTL1r.1 TXFIR_POST2=6 -phy 22 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 22 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 -phy 22 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=72 -phy 22 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 -phy 22 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 22 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 22 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 -phy 22 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=72 -phy 22 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 22 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 22 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 23 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 -phy 23 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=72 -phy 23 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=35 -phy 23 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 23 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 23 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 -phy 23 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=71 -phy 23 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=36 -phy 23 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 23 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 23 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 -phy 23 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=72 -phy 23 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=35 -phy 23 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 23 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 23 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 23 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 23 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=35 -phy 23 TXFIR_CTL1r.3 TXFIR_POST2=6 -phy 23 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 24 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 24 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 -phy 24 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 24 TXFIR_CTL1r.0 TXFIR_POST2=6 -phy 24 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 24 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 24 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 24 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 24 TXFIR_CTL1r.1 TXFIR_POST2=6 -phy 24 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 24 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 24 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 -phy 24 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 24 TXFIR_CTL1r.2 TXFIR_POST2=6 -phy 24 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 24 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 -phy 24 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 24 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 24 TXFIR_CTL1r.3 TXFIR_POST2=6 -phy 24 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 9 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 -phy 9 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 9 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=40 -phy 9 TXFIR_CTL1r.0 TXFIR_POST2=1 -phy 9 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 9 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 -phy 9 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 9 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=40 -phy 9 TXFIR_CTL1r.1 TXFIR_POST2=1 -phy 9 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 9 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 -phy 9 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 9 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=40 -phy 9 TXFIR_CTL1r.2 TXFIR_POST2=1 -phy 9 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 9 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 9 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 9 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=40 -phy 9 TXFIR_CTL1r.3 TXFIR_POST2=1 -phy 9 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 10 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 -phy 10 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 10 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 10 TXFIR_CTL1r.0 TXFIR_POST2=6 -phy 10 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 10 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 -phy 10 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 10 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 10 TXFIR_CTL1r.1 TXFIR_POST2=6 -phy 10 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 10 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 10 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 -phy 10 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 -phy 10 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 10 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 10 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 10 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 10 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 10 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 10 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 11 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 -phy 11 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 11 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=40 -phy 11 TXFIR_CTL1r.0 TXFIR_POST2=1 -phy 11 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 11 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 -phy 11 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=69 -phy 11 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=41 -phy 11 TXFIR_CTL1r.1 TXFIR_POST2=1 -phy 11 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 11 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 -phy 11 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 11 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=40 -phy 11 TXFIR_CTL1r.2 TXFIR_POST2=1 -phy 11 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 11 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 11 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 11 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=40 -phy 11 TXFIR_CTL1r.3 TXFIR_POST2=1 -phy 11 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 12 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 -phy 12 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=72 -phy 12 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 12 TXFIR_CTL1r.0 TXFIR_POST2=6 -phy 12 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 12 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 -phy 12 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=72 -phy 12 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 12 TXFIR_CTL1r.1 TXFIR_POST2=6 -phy 12 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 12 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 -phy 12 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=72 -phy 12 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 12 TXFIR_CTL1r.2 TXFIR_POST2=6 -phy 12 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 12 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 -phy 12 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=72 -phy 12 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 -phy 12 TXFIR_CTL1r.3 TXFIR_POST2=6 -phy 12 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 1 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=4 -phy 1 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=66 -phy 1 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=38 -phy 1 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 1 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 1 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 -phy 1 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=66 -phy 1 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=38 -phy 1 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 1 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 1 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 -phy 1 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=66 -phy 1 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=38 -phy 1 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 1 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 1 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=4 -phy 1 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=66 -phy 1 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=38 -phy 1 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 1 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 2 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 2 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 -phy 2 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 -phy 2 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 2 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 2 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 2 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 2 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 -phy 2 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 2 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 2 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=4 -phy 2 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=66 -phy 2 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=38 -phy 2 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 2 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 2 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 2 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=66 -phy 2 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=36 -phy 2 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 2 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 3 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 3 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 3 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 3 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 3 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 3 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=4 -phy 3 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=66 -phy 3 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=38 -phy 3 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 3 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 3 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 3 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 3 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 3 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 3 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 3 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 3 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 3 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 3 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 3 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 4 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 4 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 4 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 4 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 4 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 4 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 4 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 4 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 -phy 4 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 4 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 4 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 4 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 -phy 4 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 -phy 4 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 4 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 4 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 4 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=66 -phy 4 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=36 -phy 4 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 4 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 5 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 5 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 5 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 5 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 5 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 5 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 5 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 5 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 5 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 5 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 5 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 5 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 5 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 5 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 5 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 5 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 5 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 5 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 -phy 5 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 5 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 6 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 6 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 6 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 6 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 6 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 6 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 6 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 6 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 6 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 6 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 6 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 6 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 6 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 6 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 6 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 6 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 6 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 6 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 6 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 6 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 7 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 7 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 7 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 7 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 7 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 7 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 7 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 7 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 7 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 7 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 7 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 7 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 7 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 7 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 7 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 7 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 7 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 7 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 -phy 7 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 7 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 8 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 8 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 8 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 8 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 8 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 8 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 8 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 8 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 8 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 8 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 8 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 8 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 8 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 8 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 8 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 8 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 8 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 8 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 -phy 8 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 8 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 13 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 -phy 13 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=79 -phy 13 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 -phy 13 TXFIR_CTL1r.0 TXFIR_POST2=2 -phy 13 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 13 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 -phy 13 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=77 -phy 13 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 -phy 13 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 13 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 13 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 -phy 13 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=79 -phy 13 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 -phy 13 TXFIR_CTL1r.2 TXFIR_POST2=2 -phy 13 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 13 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 13 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=79 -phy 13 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 -phy 13 TXFIR_CTL1r.3 TXFIR_POST2=2 -phy 13 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 14 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=3 -phy 14 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=74 -phy 14 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=31 -phy 14 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 14 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 14 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=3 -phy 14 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=74 -phy 14 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=31 -phy 14 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 14 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 14 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=3 -phy 14 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=74 -phy 14 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=31 -phy 14 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 14 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 14 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=3 -phy 14 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=74 -phy 14 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=31 -phy 14 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 14 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 15 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 -phy 15 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=79 -phy 15 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 -phy 15 TXFIR_CTL1r.0 TXFIR_POST2=2 -phy 15 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 15 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 -phy 15 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=79 -phy 15 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 -phy 15 TXFIR_CTL1r.1 TXFIR_POST2=2 -phy 15 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 15 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 -phy 15 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=79 -phy 15 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 -phy 15 TXFIR_CTL1r.2 TXFIR_POST2=2 -phy 15 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 15 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 15 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=79 -phy 15 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 -phy 15 TXFIR_CTL1r.3 TXFIR_POST2=2 -phy 15 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 16 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 -phy 16 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=78 -phy 16 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 -phy 16 TXFIR_CTL1r.0 TXFIR_POST2=2 -phy 16 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 16 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 -phy 16 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=78 -phy 16 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 -phy 16 TXFIR_CTL1r.1 TXFIR_POST2=2 -phy 16 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 16 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 -phy 16 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=78 -phy 16 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 -phy 16 TXFIR_CTL1r.2 TXFIR_POST2=2 -phy 16 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 16 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 -phy 16 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=78 -phy 16 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 -phy 16 TXFIR_CTL1r.3 TXFIR_POST2=2 -phy 16 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 17 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=1 -phy 17 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=79 -phy 17 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 -phy 17 TXFIR_CTL1r.0 TXFIR_POST2=2 -phy 17 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 17 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=1 -phy 17 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=79 -phy 17 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 -phy 17 TXFIR_CTL1r.1 TXFIR_POST2=2 -phy 17 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 17 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=1 -phy 17 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=79 -phy 17 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 -phy 17 TXFIR_CTL1r.2 TXFIR_POST2=2 -phy 17 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 17 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=1 -phy 17 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=79 -phy 17 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 -phy 17 TXFIR_CTL1r.3 TXFIR_POST2=2 -phy 17 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 18 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 -phy 18 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=78 -phy 18 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 -phy 18 TXFIR_CTL1r.0 TXFIR_POST2=2 -phy 18 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 18 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 -phy 18 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=78 -phy 18 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 -phy 18 TXFIR_CTL1r.1 TXFIR_POST2=2 -phy 18 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 18 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 -phy 18 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=78 -phy 18 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 -phy 18 TXFIR_CTL1r.2 TXFIR_POST2=2 -phy 18 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 18 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 -phy 18 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=78 -phy 18 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 -phy 18 TXFIR_CTL1r.3 TXFIR_POST2=2 -phy 18 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 19 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 -phy 19 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=77 -phy 19 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=28 -phy 19 TXFIR_CTL1r.0 TXFIR_POST2=5 -phy 19 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 19 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 -phy 19 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=80 -phy 19 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=25 -phy 19 TXFIR_CTL1r.1 TXFIR_POST2=5 -phy 19 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 19 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 -phy 19 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=80 -phy 19 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=25 -phy 19 TXFIR_CTL1r.2 TXFIR_POST2=5 -phy 19 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 19 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 -phy 19 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=80 -phy 19 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=25 -phy 19 TXFIR_CTL1r.3 TXFIR_POST2=5 -phy 19 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 20 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=2 -phy 20 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=78 -phy 20 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=30 -phy 20 TXFIR_CTL1r.0 TXFIR_POST2=2 -phy 20 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 20 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 -phy 20 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=78 -phy 20 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=30 -phy 20 TXFIR_CTL1r.1 TXFIR_POST2=2 -phy 20 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 20 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=2 -phy 20 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=78 -phy 20 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=30 -phy 20 TXFIR_CTL1r.2 TXFIR_POST2=2 -phy 20 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 20 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=2 -phy 20 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=78 -phy 20 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=30 -phy 20 TXFIR_CTL1r.3 TXFIR_POST2=2 -phy 20 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 25 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 25 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 25 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 25 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 25 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 25 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=2 -phy 25 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=80 -phy 25 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=35 -phy 25 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 25 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 25 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 25 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 25 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 25 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 25 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 25 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 25 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 25 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 -phy 25 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 25 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 26 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 26 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 26 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 26 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 26 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 26 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 26 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 26 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 26 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 26 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 26 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 26 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 26 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 26 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 26 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 26 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 26 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=70 -phy 26 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=32 -phy 26 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 26 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 27 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 27 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=70 -phy 27 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=32 -phy 27 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 27 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 27 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 27 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=68 -phy 27 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=34 -phy 27 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 27 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 27 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 27 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=68 -phy 27 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=34 -phy 27 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 27 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 27 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 27 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 27 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 27 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 27 TXFIR_CTL2r.3 TXFIR_POST3=0 - - -phy 28 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_PRE=6 -phy 28 CL93N72_UT_CTL3r.0 CL93N72_TXFIR_MAIN=68 -phy 28 CL93N72_UT_CTL2r.0 CL93N72_TXFIR_POST=34 -phy 28 TXFIR_CTL1r.0 TXFIR_POST2=4 -phy 28 TXFIR_CTL2r.0 TXFIR_POST3=0 - -phy 28 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_PRE=6 -phy 28 CL93N72_UT_CTL3r.1 CL93N72_TXFIR_MAIN=70 -phy 28 CL93N72_UT_CTL2r.1 CL93N72_TXFIR_POST=32 -phy 28 TXFIR_CTL1r.1 TXFIR_POST2=4 -phy 28 TXFIR_CTL2r.1 TXFIR_POST3=0 - -phy 28 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_PRE=6 -phy 28 CL93N72_UT_CTL3r.2 CL93N72_TXFIR_MAIN=70 -phy 28 CL93N72_UT_CTL2r.2 CL93N72_TXFIR_POST=32 -phy 28 TXFIR_CTL1r.2 TXFIR_POST2=4 -phy 28 TXFIR_CTL2r.2 TXFIR_POST3=0 - -phy 28 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_PRE=6 -phy 28 CL93N72_UT_CTL3r.3 CL93N72_TXFIR_MAIN=68 -phy 28 CL93N72_UT_CTL2r.3 CL93N72_TXFIR_POST=34 -phy 28 TXFIR_CTL1r.3 TXFIR_POST2=4 -phy 28 TXFIR_CTL2r.3 TXFIR_POST3=0 - - - diff --git a/platform/broadcom/docker-syncd-brcm/start.sh b/platform/broadcom/docker-syncd-brcm/start.sh index 81c67c8df686..5d55d0936e43 100755 --- a/platform/broadcom/docker-syncd-brcm/start.sh +++ b/platform/broadcom/docker-syncd-brcm/start.sh @@ -21,9 +21,3 @@ if [ -r ${PLATFORM_DIR}/led_proc_init.soc ]; then /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/led_proc_init.soc" fi -# If this platform has an initialization file for pre-emphasis, load it -if [ -r ${PLATFORM_DIR}/preemphasis_init.soc ]; then - # Wait until syncd has created the socket for bcmcmd to connect to - /usr/bin/bcmcmd -t 60 "rcload ${PLATFORM_DIR}/preemphasis_init.soc" -fi -