inversor_minimo_XT018

Tarea_1_Introducción al diseño de circuitos integrados

Parte 1. Estimación de salida base de las características RC del proceso XT018

Parte1.a Determinación de las resistencias de canal de transistores mínimos NMOS y PMOS para el proceso XT018

Fórmula de la resistencia cuando el transistor esta saturado

$$R_{eff} = \frac{3In(2)}{4} \frac{V_{DD}}{I_{sat}} \quad(1)$$

Fórmula de la resistencia cuando el transistor esta en transición

$$R_{eff} = \frac{V_{DD}}{I_{H}+I_{L}} \quad(2)$$

Los valores para los siguientes cáculos se tomaron de los parámetros para transistores 1.8V (ne,pe) de un proceso XT018 - 0.18 µm. Además para los cáculos realizados, se desprecia $I_{L}$, ya que su valor en comparación con otras corrientes en el circuitos es muy pequeña. También es importante destacar que para obtener los valores de las resistecias en términos de ohmios se multipicaron las ecuaciones (1) y (2) por el ancho de los transistores.

Cáculos para transistor NMOS

A continuación se presentan los cálculo con la ecuación (1). $$R_{eff} = \frac{3In(2)}{4} \frac{1.8V}{475 \times 10^{-6} A/{\micro m} \cdot 0.36{\micro m}} \approx 5.5 k\ohm $$

Ahora con la ecuación (2). $$R_{eff} = \frac{1.8V} {(475 \times 10^{-6} A/{\micro m}) \cdot 0.36{\micro m}} \approx 10.6 k\ohm$$
Para determinar la resistencia unitaria de un transistor NMOS para el proceso XT018 - 0.18 µm se realiza de la siguiente forma. $$R_{nueff} = \frac{1.8V} {(475 \times 10^{-6} A/{\micro m})} \approx 3.8 k\ohm * {\micro m}$$

Estos valores difieren ya que la ecuación que usa la corriente de saturación solo funcionaría para transistores digitalizados que operen siempre en saturación de velocidad.

Análisis empírico

Para determinar de forma empírica el valor de resistencia del transistor NMOS para el proceso XT018 se montó el deck nmos_test.sp y luego se exportaron en un archivo .csv para gráficarlas en python y se obtuvieron las siguientes gráficas.

Para determinar la resistencia mediante la ecuación (1) se utilizó la gráfica de la función de transferencia de NMOS, con esta se aproximo el valor de $I_{sat}$ y se realizó el cálculo que se presenta a continuación.

$$R_{eff} =\frac{3In(2)}{4} \frac{1.8V} {213.7 \micro A} \approx 4.4 k\ohm$$

Con ayuda de la gráfica de la curva característica del transistor NMOS se extrajeron los datos de $I_H$ e $I_L$, estos dieron como resultado $199 \micro A$ y $29.07 \micro A$ respectivamente, una vez obtenidos los datos se procedió a resolver la ecuación (2), el resultado se presenta a continuación.

$$R_{eff} = \frac{1.8V}{199 \micro A + 29.07 \micro A} \approx 7.9 k\ohm $$

Con los valores obtenido anteriormente se determinó la resistencia unitaria para un transistor NMOS, el cual se obtuvo el siguiente resultado. $$R_{nueff} = \frac{7.9 k\ohm} {{0.36 \micro m}} \approx 22 k\ohm/\micro m$$

Cáculos para transistor PMOS

A continuación se presentan los cálculo con la ecuación (1). $$R_{eff} = \frac{3In(2)}{4} \frac{1.8V}{170 \times 10^{-6} A/{\micro m} \cdot 0.72{\micro m}} \approx 7.7 k\ohm $$

Ahora con la ecuación (2). $$R_{eff} = \frac{1.8V} {(170 \times 10^{-6} A/{\micro m}) \cdot 0.72{\micro m}} \approx 14.7 k\ohm$$
Para determinar la resistencia unitaria de un transistor PMOS para el proceso XT018 - 0.18 µm se realiza de la siguiente forma. $$R_{pueff} = \frac{1.8V} {(170 \times 10^{-6} A/{\micro m})} \approx 10.6 k\ohm * {\micro m}$$

Análisis empírico

Una manera muy parecida se realizó para determinarlo los valores de resistencia de PMOS pero en este caso se uso el deck pmos_test.sp, para posteriomente realizar el mismo procedimiento que el nmos, a continuación se presenta las gráficas y los cálculos realizados.

Primero se presenta los cálculos con la ecuación (1). $$R_{eff} =\frac{3In(2)}{4} \frac{1.8V} {180.5 \micro A} \approx 5.2 k\ohm$$

Ahora con la ecuación (2) donde con ayuda de la gráfica se determinó que $I_H=102\micro A$ e $I_L=13.01\micro A$.

$$R_{eff} = \frac{1.8V}{102 \micro A + 13.01 \micro A} \approx 15.65 k\ohm $$

Para determinar la resistencia unitaria de un transistor PMOS para el proceso XT018 - 0.18 µm se realiza de la siguiente forma. $$R_{pueff} = \frac{15.65 k\ohm} {{0.36 \micro m}} \approx 43.47 k\ohm/\micro m$$

Al comparar los datos obtenidos con los valores teóricos, se aprecian diferencias de alrededor de $4 k\ohm$ máximo. Esto se debe a que el analísis teórico realizado se cálculo con valor de $W/L= (10/0.18) \micro m/\micro m$, ya que el parámetros porporcionados para la tecnología XT018 mostraban ese valor, lo cual implica un gran impacto en los valores debido a que no se considera el valor mínimo de ancho necesario para esta tecngología que es $0.36 \micro m$. Por lo que, al tenes este parámetro diferente al requerido, se puede considerar que los valores teóricos generados tiene una pequeña discrepancia con respecto a los datos experimentales.

Tambien se comprueba que la resistencia efectiva del PMOS es aproximadamente 2 veces la del NMOS.

Parte1.b Determinación de las capacitancias equivalentes que tiene el transistor de tamaño mínimo y constante RC para el proceso

Los valores para los siguientes cáculos se tomaron de los parámetros para transistores 1.8V (ne,pe) de un proceso XT018 - 0.18 µm.

Fórmula de la capacitancia parásita si se considera pesimista

$$C_{gs} = W_{dib} L_{dib}C_{ox} + W_{dib} C_{ov} \quad(3)$$

Fórmula de la constante RC ($\tau$)

$$\tau = 3R_{n}C \quad(4)$$

$$\tau = (3/2) R_{p}C \quad(5)$$

Transistor NMOS

Cálculo de la capacitancia

A continuación se presentan los cálculo con la ecuación (3). $$C_{gn} = 0.36\micro m \cdot 0.18\micro m \cdot 8.46 fF/\micro{m}^{2} + 0.36\micro m \cdot 0.33 fF/\micro m $$ $$C_{gn} \approx 0.67 fF$$

Cálculo de la constante RC ($\tau$)

Para determinar la constante RC para el transistor NMOS se utlizó la ecuación (4), el desarollo de la misma se presenta a continuación. $$\tau = 3 \cdot 10.6 k\ohm \cdot 0.67 fF = 21.31 ps$$

Transistor PMOS

Cálculo de la capacitancia

A continuación se presentan los cálculo con la ecuación (3). $$C_{gp} = 0.72\micro m \cdot 0.18\micro m \cdot 8.91 fF/\micro{m}^{2} + 0.72\micro m \cdot 0.32 fF/\micro m $$ $$C_{gp} \approx 1.39 fF$$

Cálculo de la constante RC ($\tau$)

Para determinar la constante RC para el transistor PMOS se utlizó la ecuación (5), el desarollo de la misma se presenta a continuación. $$\tau = 3/2 \cdot 14.7 k\ohm \cdot 1.39fF = 30.64 ps$$

Parte 2. Diseño de un inversor mínimo de tamaño óptimo

Parte 2.a

Inversor de tamaño mínimo

Se diseñó a nivel de esquemático el inversor que se muestra en la siguiente figura:

Este cuenta con un NMOS de tamaño mínimo permitido por las reglas escalables con contactos en las difusiones para la tecnología utilizada. Teniendo un valor de lambda de 90 nm, la expresión del transistor mínimo 4/2 lambda resulta en un ancho de NMOS de 360 nm.

Para obtener un inversor sin sesgo con márgenes de ruido totalmente simétricos, se debe cumplir que al tener VDD/2 en la entrada, su salida sea también VDD/2. Esto implica que los parámetros Beta tendrán una relación Bp/Bn = 1. Para lograr esto, se diseñó el deck de HSPICE inverter_transfer.sp, donde se obtienen las funciones de transferencia para diferentes relaciones de anchos de transistor P/N. Al simular estos datos, se obtuvo la siguiente gráfica:

De estos datos, se concluye que para una relación de aproximadamente 3.1 : 1 se logran márgenes de ruido simétricos. No se llega a la simetría total debido a que se muestrearon ratios discretos, sin embargo, estas aproximaciónes son suficientes para un análisis del peor caso.

En cuanto a la corriente de cortocircuito, que ocurre cuando ambos transistores están encendidos en el punto donde Vout = VDD/2, se obtuvo la siguiente gráfica de corriente de cortocircuito en función de la relación P/N:

Para una relación cercana a la que proporciona márgenes de ruido simétricos, se tiene aproximadamente una corriente instantánea de 0.90 A.

Los análisis anteriores se realizaron para una esquina de variabilidad del proceso "tm typical medium", que representa el comportamiento neutral. No obstante, se pueden realizar análisis en otras esquinas de variabilidad donde se sesga el inversor, haciendo más rápido el PMOS o el NMOS. Se llevó a cabo este análisis en las siguientes esquinas:

• WP: worst case power; NMOS rápido y PMOS rápido
• WS: worst case speed; NMOS lento y PMOS lento
• WO: worst case one; NMOS rápido y PMOS lento
• WZ: worst case zero; NMOS lento y PMOS rápido

Se simuló el inversor para cada esquina de variabilidad para obtener los tiempos de transición:

De estos datos, se obtuvieron los respectivos tiempos de propagación de subida y de caída para cada esquina:

Parte 2.b

FO4

Se montó el FO4 que propone el libro [1], este se encuentra en fo4_ratios.sp. Con una ratio P/N de 2:1 se obtuvieron las señales en cada etapa del FO4:

Se obtuvo un tpdr = 80.76 ps, un tpdf = 70.34 ps y un tpd = 75.55 ps.

Optimización manual

Para lograr tener la mínima diferencia entre los tiempos de propagación de subida y de bajada se modificó el deck para probar distintos ratios P/N automáticamente, este se encuentra en fo4_ratios.sp. Se obtuvieron las siguietes gráficas:

Para los tiempos de propagación para los distintos ratios P/N:

De este barrido de parámetros, se concluye que el ratio P/N óptimo es de 3.4 : 1, obteniendo una diferencia de 0.21 ps. En contraste, una relación 2:1 tiene una diferencia de 10.43 ps en los tiempos de propagación. A pesar de que la relación 2:1 no es simétrica, en promedio es más rápida que la relación en el punto optimizado. La relación 2:1 tiene un tiempo de propagación promedio de 75.55 ps mientras que la relación 3.4 : 1 tiene un tiempo de propagación promedio de 87.17 ps.

Para la potencia promedio para los distintos ratios P/N:

Analizando la potencia promedio, esta es directamente proporcional al ratio P/N. Para una relación 2:1 se tiene una potencia promedio de 4.94 mW meintras que para la relación en el punto de optimización se tienen 6.99 mW.

Optimización de hspice

Se realizó una optimización automática en hspice con el deck fo4_opt.sp. Se obtuvieron los siguientes datos:

P/λ	bestratio	tpdr	tpdf	tpd	diff	Temperatura
13.2009	3.3002	86.52 ps	85.11 ps	85.81 ps	14.11 ps	70.00 C

El optimizador resultó en que el mejor ratio es de 3.3:1, con un ancho del PMOS de 13.20009 * 90nm, consiguiendo una diferencia entre tpdf y tpdr de 14.11 ps.

Tanto el proceso de optimización manual como el generado por hspice convergen a resultados aproximados. El realizado manualmente llega a un punto de mayor simetría en tiempos de propagación pero el PMOS llega a ser más rápido que el NMOS, en constraste, la optimización automática encontró el mejor punto de simetría pero donde el NMOS seguía siendo más rápido que el PMOS. En términos de potencia ambas optimizaciones disipan más que un ratio 2:1 y la relación 2:1 es más rápida al tener un tpd menor que ambas optimizaciones. Por último, en términos de área se puede ver que se llegan a anchos de hasta 13.2 veces λ lo que implica un gran área para la implementación física.

Tomando todos estos parámetros en consideración, se puede concluir que valores cercanos a ratios de 2:1 y 3:1 pueden cumplir para distintos requisitos de diseño, ya sea en consumo de potencia, velocidad o simetría de las señales.

Parte 2.c

En base a la siguiente ecuación se realizarán los cálculos de resistencia efectiva: $tpdr = \frac{3}{2} * R_{p} * C$

Transistor	Parametro	Valor (kΩ)
NMOS	Rn	14.92
PMOS	Rp	27.82

Entonces el resultado obtenido por la simulación además de ser más fiel a los modelos de xfab funcionan para un tipo de análisis del peor caso, entonces a pertir de ahí todo es una mejora.

Bibliografía

[1] N. Weste and D. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, 4 edition. Boston: Addison-Wesley, 2010. [2] Process and Device Specification XH018 - 0.18 μm Modular Mixed Signal HV CMOS, PDS-018- 13. Release 7.0.1. XFAB Semiconductor Foundries, Nov. 2017. [3] J. Rabaey, A. Chandrakasan y B. Nikolic. Digital Integrated Circuits: A Design Perspective.