GitHub - akrishnaams/Verilog_HDLBits: Solutions to the problems in https://hdlbits.01xz.net/wiki/Main

Branches Tags

Name		Name	Last commit message	Last commit date
Latest commit History 2 Commits
q100_decade_counter.v		q100_decade_counter.v
q101_decade_counter.v		q101_decade_counter.v
q102_slow_decade_counter.v		q102_slow_decade_counter.v
q103_counter_1_to_12.v		q103_counter_1_to_12.v
q104_counter_1000.v		q104_counter_1000.v
q105_4digit_decimal_counter.v		q105_4digit_decimal_counter.v
q106_12hour_clock.v		q106_12hour_clock.v
q107_4bit_shift_register.v		q107_4bit_shift_register.v
q108_left_right_rotate.v		q108_left_right_rotate.v
q109_left_right_arithmetic_shift.v		q109_left_right_arithmetic_shift.v
q10_7458_chip.v		q10_7458_chip.v
q110_5bit_lfsr.v		q110_5bit_lfsr.v
q111_3_bit_lfsr.v		q111_3_bit_lfsr.v
q112_32bit_lfsr.v		q112_32bit_lfsr.v
q113_shift_register.v		q113_shift_register.v
q114_shift_register.v		q114_shift_register.v
q115_3input_LUT.v		q115_3input_LUT.v
q116_rule90.v		q116_rule90.v
q119_fsm1_asynchronous_reset.v		q119_fsm1_asynchronous_reset.v
q11_vectors.v		q11_vectors.v
q120_fsm1_synchronous_reset.v		q120_fsm1_synchronous_reset.v
q121_fsm2_asynchronous_reset.v		q121_fsm2_asynchronous_reset.v
q122_simple_fsm2_synchronous_reset.v		q122_simple_fsm2_synchronous_reset.v
q123_state_transitions3.v		q123_state_transitions3.v
q12_vectors_in_more_detail.v		q12_vectors_in_more_detail.v
q13_vector_part_select.v		q13_vector_part_select.v
q14_bitwise_operators.v		q14_bitwise_operators.v
q15_four_input_gates.v		q15_four_input_gates.v
q16_vector_concatenation_operator.v		q16_vector_concatenation_operator.v
q17_vector_reversal_1.v		q17_vector_reversal_1.v
q18_replication_operator.v		q18_replication_operator.v
q19_more_replication.v		q19_more_replication.v
q1_getting_started.v		q1_getting_started.v
q20_modules.v		q20_modules.v
q21_connecting_ports_by_position.v		q21_connecting_ports_by_position.v
q22_connecting_ports_by_name.v		q22_connecting_ports_by_name.v
q23_three_modules.v		q23_three_modules.v
q24_modules_and_vectors.v		q24_modules_and_vectors.v
q25_adder_1.v		q25_adder_1.v
q26_adder_2.v		q26_adder_2.v
q27_carry_select_adder.v		q27_carry_select_adder.v
q28_adder_subtracter.v		q28_adder_subtracter.v
q29_always_blocks.v		q29_always_blocks.v
q2_output_zero.v		q2_output_zero.v
q30_always_blocks_clocked.v		q30_always_blocks_clocked.v
q31_if_statements.v		q31_if_statements.v
q32_if_statement_latches.v		q32_if_statement_latches.v
q33_case_statement.v		q33_case_statement.v
q34_priority_encoder.v		q34_priority_encoder.v
q35_priority_encoder_casez.v		q35_priority_encoder_casez.v
q36_avoiding_latches.v		q36_avoiding_latches.v
q37_ternary_operator.v		q37_ternary_operator.v
q38_reduction_operator.v		q38_reduction_operator.v
q39_reduction_wider_gates.v		q39_reduction_wider_gates.v
q3_simple_wire.v		q3_simple_wire.v
q40_combinational_for_loop_vector_reversal2.v		q40_combinational_for_loop_vector_reversal2.v
q41_combinational_for_loop_255bit_population.v		q41_combinational_for_loop_255bit_population.v
q42_generate_for_loop_100bit_binary_adder.v		q42_generate_for_loop_100bit_binary_adder.v
q43_generate_for_loop_100bit_bcd_adder.v		q43_generate_for_loop_100bit_bcd_adder.v
q44_wire.v		q44_wire.v
q45_gnd.v		q45_gnd.v
q46_nor.v		q46_nor.v
q47_another_gate.v		q47_another_gate.v
q48_two_gates.v		q48_two_gates.v
q49_more_logic_gates.v		q49_more_logic_gates.v
q4_four_wires.v		q4_four_wires.v
q50_7420.v		q50_7420.v
q51_truth_tables.v		q51_truth_tables.v
q52_two_bit_equality.v		q52_two_bit_equality.v
q53_circuit_a.v		q53_circuit_a.v
q54_circuit_b.v		q54_circuit_b.v
q55_combine_circuits_a_and_b.v		q55_combine_circuits_a_and_b.v
q56_ring_or_vibrate.v		q56_ring_or_vibrate.v
q57_thermsotat.v		q57_thermsotat.v
q58_3bit_population_count.v		q58_3bit_population_count.v
q59_gates_and_vectors.v		q59_gates_and_vectors.v
q5_inverter.v		q5_inverter.v
q60_longer_gates.v		q60_longer_gates.v
q61_2_to_1_mux.v		q61_2_to_1_mux.v
q62_2_to_1_bus_mux.v		q62_2_to_1_bus_mux.v
q63_9_to_1_mux.v		q63_9_to_1_mux.v
q64_256_to_1_mux.v		q64_256_to_1_mux.v
q65_256_to_1_4bit_mux.v		q65_256_to_1_4bit_mux.v
q66_half_adder.v		q66_half_adder.v
q67_full_adder.v		q67_full_adder.v
q68_3bit_binary_adder.v		q68_3bit_binary_adder.v
q69_adder.v		q69_adder.v
q6_and_gate.v		q6_and_gate.v
q70_signed_addition_overflow.v		q70_signed_addition_overflow.v
q71_100bit_binary_adder.v		q71_100bit_binary_adder.v
q72_4digit_BCD_adder.v		q72_4digit_BCD_adder.v
q73_3_variable.v		q73_3_variable.v
q74_4_variable.v		q74_4_variable.v
q75_4_variable.v		q75_4_variable.v
q76_4_variable.v		q76_4_variable.v
q77_minimum_SOP_and_POS.v		q77_minimum_SOP_and_POS.v
q78_kmap.v		q78_kmap.v
q79_kmap.v		q79_kmap.v
q7_nor_gate.v		q7_nor_gate.v
q80_kmap_with_mux.v		q80_kmap_with_mux.v